PATENT ABSTRACTS OF JAPAN

(11)Publication number:

60-122442

(43) Date of publication of application: 29.06.1985

(51)Int.CI.

G06F 12/02

G11C 7/00

(21)Application number: 58-229221

(71)Applicant: CANON INC

(22)Date of filing:

06.12.1983


(72)Inventor: TAKEDA TAKASHI

11 ::

(54) MEMORY PROCESSING UNIT

(57)Abstract:

PURPOSE: To attain high-speed memory access by simple programming by designating an address of a memory and conducting memory access by a counter controlled by a memory read/write signal of a controller. CONSTITUTION: A data bus 1a is connected to an RAM3 via a latch 8. An IO address of a CPU1 is assigned to the latch 8 and selected by the CPU1 via a signal line 2b. That is, the CPU1 accesses the RAM via the latch 8 having a fixed IO address. On the other hand, an address bus 2c of the RAM3 is connected to an output of a counter 6, the counter 6 is incremented by 1 by a read/write signal of the memory via the signal line 2a and the address of the RAM3 is designated by the output.



LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

19日本国特許庁(JP)

⑩特許出願公開

⑩ 公 開 特 許 公 報 (A)

昭60 - 122442

@Int_Cl_4

識別記号

庁内整理番号

母公開 昭和60年(1985)6月29日

G 06 F 12/02 G 11 C 7/00 6974-5B 6549-5B

審査請求 未請求 発明の数 1 (全4頁)

図発明の名称

メモリ処理装置

 \blacksquare

②特 願 昭58-229221

②出 願 昭58(1983)12月6日

⑫発 明 者 武

俊

東京都大田区下丸子3丁目30番2号 キャノン株式会社内

⑪出 願 人 キャノン株式会社

東京都大田区下丸子3丁目30番2号

砂代 理 人 弁理士 加 藤 卓

月 #田

1. 発明の名称

メモリ処理装置

2. 特許請求の範囲

制御装置によりメモリ内容を順次アクセスする メモリ処理装置において、前記制御装置のメモリ リード/ライト信号により制御されるカウンタ手 段により前記メモリのアドレスを指定しメモリア クセスを行なうことを特徴とするメモリ処理装置。

3. 発明の詳細な説明

[技術分野]

本発明はメモリ処理装置に係り、さらに詳細にはデータ圧縮などメモリの高速アクセスに用いられるメモリ処理装置に関する。

[從来技術]

従来のこの様のメモリ処理装置は、第1図(A)に示すようにマイクロプロセッサなどから成る制御装置としてのCPU(中央損算処理装置)1にデータバス1a、アドレスバス1bを介

してROM (リードオンリメモリ) 2 および RAM (ランダムアクセスメモリ) 3 を按続して 構成されていた。このような構成では、CPU1 がアドレスパス1 bを介してROM 2 ないし RAM 3 のアドレスを指定することによりそのア ドレスをデータバス1 a を介してアクセスするこ とができる。

従来ではアクセスするアドレスは演算により決定された値、ないしは固定値をCPUIがアイる。スパスIbを介して指定することになって調査を記した。RAM3の内容を1番地ずつ調査を記れなり、その値を順次果積加算し、結果がある質はなり、さい場合にはいう処理を行なう場合には第1図(B)に示すようなプログラムをCPUIに実行させる。

ここでは C P U 1 内のレジスタや、 R A M 3 の 所定番地などに R A M 3 のアドレスを指し示すポ インタを 設定しておく 必要がある。 ステップ S 1 0 ではこのポインタの内容を 1 増加させる。

特開昭60-122442(2)

このようなアドレスをインクリメントないして のようなアドレスをインクリカアクセス で の で で で で が で で が で で か で で か で で か で で か で で か で で か で で か で で か で で か で で か で で か で で か で で か で で か か で で か か で で か か で で か か で で か か 実 行 に が か か で で か か 実 行 い か と と 時 間 が 大 き な の で に い か な さ れ な っ で で い か な で で か か 実 行 の 負 担 が 大 き く い う 欠 点 が あ る。 これ は ファク

シミリ 装置に おける 画像データ 処理など、 大量の データを メモリア クセスして処理する装置では 問題である。

[目的]

本発明は以上の点に能みてなされたもので、 簡略 なプログラミングにより高速なメモリアクセスを行なえる簡単安価なメモリ処理装置を提供することを目的とする。

[实施例]

以下、図面に示す実施例に基づいて本発明を詳細に説明する。ただし、以下では従来例と同一ないし相当する部材には同一符号を付し、その詳細な説明は省略する。

第2図(A)に本発明のメモリ処理要数の構造を示す。 ここでは R A M 3にはラッチ 8 を介してデータバス 1 a を接続する。 この ラッチ 8 はC P U 1 の I O (入出力) 番地を割り当ててわき、 信号級 2 b を介してC P U 1 によりセレクトされるようになっている。 すなわち、 C P U 1 は固定の I O アドレスを有するラッチ 8 を介して

3

R A M 3 に対するアクセスを行なう。

1

一方 R A M 3 の アドレスバス 2 c はカウンタ 8 の 出力に接続されて おり、カウンタ 8 の 入力には 信号級 2 a を 介して メモリのリード/ライト 信号 が接続されている。 カウンタ 8 はリード / ライト 信号により 1 ずつインクリメントされ、その出力により R A M 3 の アドレスを 指定するように なっている。

また、BOM2はデータパス1aおよびアドレスパス1bにより従来阿森にCPU1に接続されている。

以上の構成によれば、第2図(B)に示すようなプログラムにより第1図(B)に示したのと何じ動作を行なうことができる。

第 2 図 (B) のステップ S 2 0 においては、 C P U 1 の演算用のレジスタに、ラッチ 8 に虧り 当てられた I O アドレスの内容を加算する。この 演算に含まれるメモリアクセスの際、リード/ラ イト包号によりカウンタ 6 が 1 インクリメントされるので、その適前のアクセスアドレスより 1 つ 4

先のアドレスがカウンタ 6 の出力により指定される。そして読み出されたデータはラッチ 8 によりラッチされているので、 C P U 1 側 では信号銀2 b により I O アドレスをアクセスするだけでレジスタに対する加算を行なうことができる。

ステップ S 2 1 では 第 1 図 (B) のステップ S 1 2 に おけるのと 同様の 判断 ステップ を 実行し、このステップが否定された場合に はステップ S 2 0 に 戻り、上 記 の動作を 再び 行 な う。 こ の と と と じ は リードライト 信号により カウンク B が インクリメント される た めラッチ B に は 次 の アドレス の内容 が ラッチ される。 した がって、 C P U 1 は 次 の R A M 3 の アドレス の内容を 資質 レジスタに 加算することが できる。

以上のようにして自動インクリメントにより
R A M 3 の内容を次々にアクセスして処理することができる。その場合、C P U 1 は固定の I O アドレスを有するラッチ 8 を アクセス するだけで
R A M 3 の所定アドレスを次々にアクセスできる
ので、第 1 図(B)のようなインクリメントス

特別四60-122442(3)

テップを行なう必要がなく、プログラマーの負担を軽減できるとともにCPU1の処理速度を格段に高速化できる。また、ロードないし加算は従来のようなポインタを設定したインデックスアドレッシングを用いることなく、ダイレクトアドレッシングにより行なえるのでプログラムの大きさや、手間の点で非常に有利である。

7

能である。第3回の構成は、特にファクシミリ装置などにおけるMR(モデファイドリード)符号化などの2次元データ圧縮に必須なメモリの順次高速アクセスを行なう際に非常に有利である。
[効 果]

以上の説明から明らかなように、本発明によれば、制御装置によりメモリ内容を開次によったを開びたければ、から見いがいて、前記が記しませば、カウメモリアクセスを行なりがはなけれているという。まなメモリアクセスが可能な優れたメモリ処理を提供することができる。

4. 図面の簡単な説明

第1図(A)は従来のメモリ処理装置の構成を示すブロック図、第1図(B)は第1図(A)におけるプログラミングを説明するフローチャート図、第2図(A)は本発明のメモリ処理装置の一実施例を示すブロック図、第2図(B)は第2

なく、 R A M 3 に対する書き込み動作を行なうようにもできる。

第 2 図(A)、(B)に示した実施例ではRAMを1つしか例示しなかったが、CPU1に2つ以上のRAM3を接続する場合には第3回のような制成が考えられる。ここではRAMはRAM3 aがよび3 bの2つが設けられている。RAM3 a、3 bのアドレスバス2 c はそれぞれカウンタ B a、 6 b の 曲力に接続されている。RAM3 a、3 bのデータバスに接続されたラッチ8 a、8 b はそれぞれ信号線2 d および2 e を介してセレクトされるようになっている。

カウンタ 6 a ないし 6 b のインクリメントあるいはデクリメントは、アンドゲート 1 0 . 1 1 により信号銀 2 a のリード/ライト信号と、上記の信号線 2 d 、 2 e のセレクト信号の論理 をとって行なっている。

このような構成によれば、 従来行なっていた 2つのインクリメント助作を省略できるので、 簡 易なプログラミングにより、より高速な処理が可

8

図(A)におけるプログラミングの一例を示すフローチャート図、第3回は本発明のメモリ処理装置の異なる実施例を示すブロック図である。

1 ... C P U 2 ... R O M

3、3 a、3 b … R A M 6、6 a、6 b … カウンタ 8、8 a、8 b … ラッチ 1 0、1 1 … アンドゲート

> 特許山順人 キャノン株式会社 代理人 弁理士 加藤 卓



q

